查看: 2677|回复: 51
|
EMC 电路设计
[复制链接]
|
|
谁有经验在RFI test?
最近我的product不能通过RFI,PCB应该怎样修改呢?? |
|
|
|
|
|
|
|
发表于 8-10-2006 06:10 PM
|
显示全部楼层
原帖由 ychenfei 于 8-10-2006 05:42 PM 发表
谁有经验在RFI test?
最近我的product不能通过RFI,PCB应该怎样修改呢??
什么是RFI test?? |
|
|
|
|
|
|
|
楼主 |
发表于 9-10-2006 09:13 AM
|
显示全部楼层
原帖由 fritlizt 于 8-10-2006 06:10 PM 发表
什么是RFI test??
就是RF immmunity test..... 就是不受其他电波影响的一个重要的测试 |
|
|
|
|
|
|
|
发表于 9-10-2006 09:45 AM
|
显示全部楼层
如果是单单PCB设计,就没有什么花样了。
SMT device + Ground trace + Guard Trace + Multi-Layer PCB design
-prevent circuit looping
-small dimension
-careful choose of Vias
-no sharp edge on trace corner等等等 |
|
|
|
|
|
|
|
楼主 |
发表于 9-10-2006 11:29 AM
|
显示全部楼层
circuit looping??请解释
Vias什么来的?
small dimension?什么的dimension??
PCB 我用double sided FR4 |
|
|
|
|
|
|
|
发表于 9-10-2006 09:33 PM
|
显示全部楼层
原帖由 ychenfei 于 9-10-2006 11:29 AM 发表
circuit looping??请解释
Vias什么来的?
small dimension?什么的dimension??
PCB 我用double sided FR4
抱歉,是current loop。既是说,电流从一点跑了一圈回来。那个圈子要变得很小。这是一种EM phenomenon。AM the loop antenna就是这样子得来的。
Via是一种衔接上层与下层的特殊洞。有不同的Via,当然,cost也会不同。不好的Via会造成那个spot发射出EM energy。
Small dimension是指circuit board的dimension。通常是少于quarter wavelength of maximum operating frequency。
还有Partitioning,analogue & digital & power supply module要尽量组合起来。因为analogue circuit的微弱讯号容易被digital circuit的讯号所污染。power supply如果使用50/60Hz AC,也要注意。
Impedance matching也是重要的一环。不过,那是很advance的topic。多数在R&D才会有用到。不然就交给software去处理了。
有听说过Black Magic的软件吗?好像是用来simulate EM energy的东西。
老实说,EMC不需要太准确地啦~ 大概大概就可以了。 |
|
|
|
|
|
|
|
发表于 9-10-2006 09:45 PM
|
显示全部楼层
|
|
|
|
|
|
|
楼主 |
发表于 10-10-2006 12:42 AM
|
显示全部楼层
我的板不能过嘞~~~
我以为vias是什么,原来是via....这个我的power board有~~
mcu的board只有少少,bottom layer 没有couper....不过我manual做couper还是不能过~~~
SMT密密麻麻比较好吗???
一但你的板RFI failed 了,很惨了~~
RFI很难solve
如果我的PCB前面有块铁板就好了~~~ 一定能过 |
|
|
|
|
|
|
|
楼主 |
发表于 10-10-2006 12:43 AM
|
显示全部楼层
|
|
|
|
|
|
|
发表于 10-10-2006 01:21 PM
|
显示全部楼层
原帖由 faiko 于 9-10-2006 09:33 PM 发表
抱歉,是current loop。既是说,电流从一点跑了一圈回来。那个圈子要变得很小。这是一种EM phenomenon。AM the loop antenna就是这样子得来的。
还有Partitioning,analogue & digital & power supply module要尽量组合起来。因为analogue circuit的微弱讯号容易被digital circuit的讯号所污染。power supply如果使用50/60Hz AC,也要注意。
请问什么情况下才会造成current loop 呢??我平时design circuit也没有注意这些, 能work就可以了。。。+_+
“Partitioning,analogue & digital & power supply module要尽量组合起来”就是说把analog signal group 起来, digital signal group 起来, 然后再分开吗?? |
|
|
|
|
|
|
|
发表于 11-10-2006 10:03 PM
|
显示全部楼层
|
|
|
|
|
|
|
发表于 12-10-2006 03:01 AM
|
显示全部楼层
原帖由 faiko 于 11-10-2006 10:03 PM 发表
第一:EMI是没有办法准确地去验算。因为,算法太复杂了。如果有Spectrum Analyzer的话,用probe来测定那个区域(自己划分)的辐射过高。(你可以Run RFI Test就代表你们有那样的Instrument来检定)然后就comp ...
其实ground plane是代表什么意思??
整个plane都是ground?
比如说有4 layer,其中一个layer就是全部都是ground??
为什么high frequency signal 会radiate noise?是不是current loop德关系??
current loop大概懂咯。。ground loop就不太懂。可以解释一下吗??
学到很多东西。。。嘻嘻, 学校都没学到的。
还有谢谢指教。。。
[ 本帖最后由 fritlizt 于 12-10-2006 03:04 AM 编辑 ] |
|
|
|
|
|
|
|
发表于 12-10-2006 05:47 PM
|
显示全部楼层
原帖由 fritlizt 于 12-10-2006 03:01 AM 发表
其实ground plane是代表什么意思??
整个plane都是ground?
比如说有4 layer,其中一个layer就是全部都是ground??
为什么high frequency signal 会radiate noise?是不是current loop德关系??
current lo ...
对。Ground Plane就是整个plane拿来做Ground。不过,double layer就没有办法比较难做到。要有技巧~~ 4 Layer的,不一定……有的 2-Trace,2-Ground;2-Trace,1-Ground,1-Power。1-Ground & 1-Power的好处是可以形成一个Decoupling Capacitor。这个就要看你的board的dielectric material。
High frequency signal 容易radiate EM power。这是因为高频率,波长就短。之前有提过,circuit size要小过quarter wavelength的原因就在此。如果circuit size大,就容易变成一个antenna,吸收/释放 EM energy。也因此,square wave的high freq. component就容易“跑”出来了。跟circuit loop没有直接的关系。
Ground Loop,比较难解释(因为没有图解,小的懒惰画)。但是,可以这样说,理想的Ground,不论在哪一点。它的voltage reference point是一样的。然而,事实上并非如此。特别是在不同的电板,有不同的Grounding。造成了ground point本身有电流在流动(不是来自外来的哦)。通常这些都影响不大(前提:低频,大讯号),通常是被忽略的。然而,最近的电子产品都越变越小了,所以都开始注意咯。
EMC开始被注意,是因为电子产品缩小了,会影响其他产品的操作。你也听说过,医院不可以开手机,就这个原因咯。 |
|
|
|
|
|
|
|
发表于 12-10-2006 08:02 PM
|
显示全部楼层
原帖由 faiko 于 12-10-2006 05:47 PM 发表
对。Ground Plane就是整个plane拿来做Ground。不过,double layer就没有办法比较难做到。要有技巧~~ 4 Layer的,不一定……有的 2-Trace,2-Ground;2-Trace,1-Ground,1-Power。1-Ground & 1-Power的好处是 ...
谢谢解释, 明白了。 |
|
|
|
|
|
|
|
楼主 |
发表于 13-10-2006 09:07 AM
|
显示全部楼层
原帖由 faiko 于 12-10-2006 05:47 PM 发表
对。Ground Plane就是整个plane拿来做Ground。不过,double layer就没有办法比较难做到。要有技巧~~ 4 Layer的,不一定……有的 2-Trace,2-Ground;2-Trace,1-Ground,1-Power。1-Ground & 1-Power的好处是 ...
我要lay新板子了....
祝我好运吧!! |
|
|
|
|
|
|
|
发表于 13-10-2006 09:29 AM
|
显示全部楼层
原帖由 ychenfei 于 13-10-2006 09:07 AM 发表
我要lay新板子了....
祝我好运吧!!
Good Luck咯~~~记得说说看result如何。 |
|
|
|
|
|
|
|
楼主 |
发表于 20-10-2006 10:36 AM
|
显示全部楼层
你有听过smd bead吗???
我的unit的RFI在200-500Mhz 很差, 900-1000Mhz也是!!
这次死定了~~~两头蛇 |
|
|
|
|
|
|
|
发表于 20-10-2006 11:12 AM
|
显示全部楼层
原帖由 ychenfei 于 20-10-2006 10:36 AM 发表
你有听过smd bead吗???
我的unit的RFI在200-500Mhz 很差, 900-1000Mhz也是!!
这次死定了~~~两头蛇
两头大啦……呵呵
Bead有听过,SMD type的就头一次听过。Ferrite Bead吗?那种是用来充做'Choke'……跟磁场有关。
嗯…你的test probe可以检查个别区域吗?看看问题出现在哪里。Overall test failure很难告诉你问题所在。若你的500MHz & 1GHz都failed,我猜你应该是用Digital Signal吧…… 回到最原始,看看那一个区域出现问题。不要只是做overall test。 |
|
|
|
|
|
|
|
楼主 |
发表于 20-10-2006 01:18 PM
|
显示全部楼层
我用了chip bead之后900-1000Mhz 改善了~~~
剩下就是200-500Mhz,
新板子在lay着~~不敢随便画~~
因为问题原因还不很清楚,而且不止一个源头~~
现在就是要找出那里出问题~~ 一个一个解决它~~
我的product,input是四个PIR(FET)来的。经过opamp,直到mcu,
RF从input我已经solve了,
不过我把PIR 拔掉还是failed,RF可能从别的地方进来。又可能PCB track 太靠近某些高频的地方。说真的PCB画到不很好,就是mechanical给我的空间太小。
我还有一个power board, 我的电源从AC-> Bridge -> regulator-> mcu. 可能性高吗??? regulator的fitering cap已经很高了。
其实这个project,我接别人手的~~他就好了拍拍屁股走掉~~ |
|
|
|
|
|
|
|
发表于 20-10-2006 03:06 PM
|
显示全部楼层
PIR的op freq.是比较低的……所以应该不是主因。我觉得,最主要的原因是在MCU的Clock Signal。尝试isolate掉MCU的clock signal……有帮助的。
regulator那里也不是很大的影响。当你接AC时候,有用到Ferrite Bead吗? |
|
|
|
|
|
|
| |
本周最热论坛帖子
|