关于修读master之路和成为讲师之路

SeMin

哇。。。你们讲的好深奥了哦。。。
我已经完全不明白了。。。

fayelife2007

原帖由 sunyat99 于 24-12-2008 08:38 AM 发表
老实说，拿个master　for interest...是没问题。。。但是例。。对你的前途帮助并不会很大。。就算是d&d也是这样讲。。不过对你技术层面来说，是有一定帮助的。。。至少我在大学学到的，８０％都有用到。。。可以帮你 ...

其实我还非常赞同你说的。我觉得master by taught programme真的学不到多少东西。也许就你说的， knowledge上有进步。但是，在practical experience上，还是postgraduate by research 比较多。起码学会一种solving skill...我也很想读by research, 可惜现在工作了。如果读by research, 恐怕学费和生活费会有问题。唯有part time master in taught programme　了.

我要读更高的degree level是因为很多人说engineer只需要degree可以了。就因为很多人都这么想，所以大多数的人都没有继续。否则就在master 来个MBA，切断一切让Ｅｎｇｉｎｅｅｒｉｎｇ　进步的机会. 马来西亚的engineering 水平就停在这个level, design and development, 说难听一些，也是跟住别人的order和设计来工作，D＆Ｄ只是要把它的Ｉｄｅａ更改，做得更好。　其实，真正的一个ｐｒｏｔｏｔｙｐｅ早就被ｒｅｓｅａｒｃｈ　ｅｎｇｉｎｅｅｒ弄好了。一些ｍｉｎｏｒ的问题，就让Ｄ＆Ｄ的人来弄。

其实ｄｅｇｒｅｅ　知道的东西真的是很有限。很多人说有ｅｘｐｅｒｉｅｎｃｅ是能了。我认同，问题是ｅｘｐｅｒｉｅｎｃｅ就只是在同一个或有类似的ｔａｓｋ　很有帮助，如果把它丢在一个全新的Ｔａｓｋ，　他就有点困难，就是少了一种ｓｋｉｌｌ．．．．．

[ 本帖最后由 fayelife2007 于 24-12-2008 08:41 PM 编辑 ]

tyzd07

原帖由 pfg1group 于 21-12-2008 07:40 PM 发表


工程如果我没有记错一年33千。



mosti = MInistry of science, technology and innovation.

mosti grant是指科学工艺部发展科研的拨款。

我们学校通常phd 学生兼职research assistant, 所以学生不需 ...

Ph.D.学生(Master holder)兼职Research Officer, 每个月可以获得RM2650+。

无药可救的脑残

哪间学校？？？？？？

sunyat99

MMU瓜。。。。。。。。。

NCAA

原帖由 sunyat99 于 25-12-2008 01:19 PM 发表
确实是，pioneer乐趣无穷。。不过非常困难。。。但是非常满足。。。在大马是很少有这种机会。。pioneering很多东西就come back to fundamental knowledge.. 你目前做的东西是什么？？可以说来听听吗？？

sunyat99， 你可以和我们分享你目前做的东西是什么？？可以说来听听吗？？

tyzd07

原帖由 tyzd07 于 25-12-2008 12:02 PM 发表


Ph.D.学生(Master holder)兼职Research Officer, 每个月可以获得RM2650+。

原帖由 无药可救的脑残 于 25-12-2008 12:28 PM 发表
哪间学校？？？？？？

理大 (USM)

fayelife2007

原帖由 sunyat99 于 25-12-2008 01:19 PM 发表
确实是，pioneer乐趣无穷。。不过非常困难。。。但是非常满足。。。在大马是很少有这种机会。。pioneering很多东西就come back to fundamental knowledge.. 你目前做的东西是什么？？可以说来听听吗？？

我目前是一位design engineer, 在D&D 工作。 设计一些主板。不是很喜欢这一类行的工作。不知道的人就以为做一些新的东西，其实只是向一样产品，作更改以便它可以用在很多地方。很多时候，也只是copy and paste.

fayelife2007

原帖由 sunyat99 于 25-12-2008 03:14 PM 发表
我是做space electronics...专门做analog ic design...现在也做埋system integration...都是for space application..

你的PhD 读完了吗？

NCAA

原帖由 sunyat99 于 25-12-2008 03:14 PM 发表
我是做space electronics...专门做analog ic design...现在也做埋system integration...都是for space application..

几羡慕下

sunyat99

还没有拉。。。long way to go...

sunyat99

哦。。你是做motherboard的。。。我也有做motherboard..不过不是给processor的。。是另一种system...哈哈。。。没有board..你设计多好的芯片也没用。。。记得有一次。。有一个以前从georgia tech毕业的。。georgia tech o ... top 10 engineering college... 我们review      他的board design... 结果竟然没放decap... 这些都是非常基本的东西。。幸好一块板几千块罢了。。如果是IC design...那就完蛋咯。。。所以你做的也是有用的。。。就是以后你会的一小块。。。都是慢慢累计起来。。。我有一个mentor...oakridge national lab 的prof... 40岁 phd...40多岁过后patent 才陆陆续续的来。。。现在50多岁。。已经有20多个patent...所以我说。。要跑technical leadership..是要有耐性的。。不是1-2年就成的。。。需要的光景是十年以上。。。。

tyzd07

原帖由 sunyat99 于 26-12-2008 01:07 AM 发表
还没有拉。。。long way to go...

你好!请问你在哪一间大学念Ph.D.?哪一个研究领域(research field)??
谢谢!!

fayelife2007

原帖由 sunyat99 于 26-12-2008 01:45 AM 发表
哦。。你是做motherboard的。。。我也有做motherboard..不过不是给processor的。。是另一种system...哈哈。。。没有board..你设计多好的芯片也没用。。。记得有一次。。有一个以前从georgia tech毕业的。。georgia t ...

Haiz...很多原因。伤心ing

[ 本帖最后由 fayelife2007 于 26-12-2008 10:14 AM 编辑 ]

sunyat99

decoupling除了filter之外， 最重要的还是reduce voltage rail bouncing....尤其是给digital circuit...they are hunger of transient current....所以大概计算法就是，dv/dt = I/C .....  dv 就是大概你可以容许的voltage drop... I= transient current needed when circuit switching... C = decoupling cap...  通常呢， 这些package design时候，或者IC design phase时已经死命放decap了。。基本上有空位就放。。。不过为了安全起见， 在board上也会大概已以上的算法统计下大概要的decap是多少。。。通常越大越好。。。

你说的那个signal path filter cap基本上是low frequency filter cap吧？这个你需要大概计算IC input resistance...然后计算其time constant...就是要filter DC path罢了。。基本上10-50Hz cut off 就够了。。最主要还是那些high frequency filtering... 如何compensate high frequency pole...就是一门学问了。。

fayelife2007

原帖由 sunyat99 于 26-12-2008 10:13 AM 发表
decoupling除了filter之外， 最重要的还是reduce voltage rail bouncing....尤其是给digital circuit...they are hunger of transient current....所以大概计算法就是，dv/dt = I/C .....  dv 就是大概你可以容许的v ...

我是用integration 来算timing和你说的一样。 我的应该是high frequency.
其实我要说的signaling path是filter外，也指在power source to IC 的decap.

所以意思就是说，我们要避免excessive transient current和voltage drop, 就要放越大的cap value. 因为transcient current is inversely proportional to capacitance.

When capacitance is low,  current is lower, voltage will be low as well since voltage is proportional to the transient current if based on the ohm's law, I=V/R.

我以前问他们时他们不是这么说。只是清略带过而已

[ 本帖最后由 fayelife2007 于 26-12-2008 10:27 AM 编辑 ]

sunyat99

嗯哪就是咯。。。 你的trace那么长吗？？？？需要中途一直放decap呵呵。。。那大概是high speed trace吧？？我没有像你那样design giga Hertz board...我的就大概100Mhz罢了。。不过我想其用意就是要在这些high frequency signal inject noise to neighboring victim... 所以要中途decoupled noise to ground瓜。。。。在IC里。。我们就是这样shielding...我想你的应该也是吧？？

sunyat99

那个dv/dt = I/C就说明一切咯。。。 因为这些transient current spike.. 会导致power supply voltage drop as excessive charge pump into the circuit...所以。。。要减少voltage drop 惟有increase cap... to provide more current....

fayelife2007

原帖由 sunyat99 于 26-12-2008 10:42 AM 发表
那个dv/dt = I/C就说明一切咯。。。 因为这些transient current spike.. 会导致power supply voltage drop as excessive charge pump into the circuit...所以。。。要减少voltage drop 惟有increase cap... to prov ...

他们没有提及任何formula, 就说要filter 掉，不要给signal这么快抵达。就这样。
对，我的是high speed signal.

sunyat99

nothing so magic的咯。。。都是有的explain的。。电子工程最避忌就是咕咕下。。。不懂。。可能是职业病。。对咕咕下的solution不会有安全感。。因为一失足成千古恨。。哈哈。。因为一次tape out代价不菲。。。失败了，浪费时间浪费金钱。。。如果你有时间的话，应该去查处缘由咯。。。不过缘由我已经道出。。。都是从经验得来。。。