关于RF信号的PCB设计

datuklo

各位大大， 有没有那一位做过关于RF信号的PCB设计？？
我是要画一个PCB，上面有一个路径是RF信号来的，应该是2.4GHz 的，请问有什么特别技巧吗？ 要如何避免干扰？ 如何作impedance control 等等。

谢谢

pic

2.4Ghz 不简单， Track 要画很细，signal Gnd， 比邻的零件的布局， 有时不能用PCB track， 要用shield cable电线来接。很难在这里讲，我也不是很会。

datuklo

就是咯！ 或者是你有什么资料或读物之类的？？

pic

原帖由 datuklo 于 29-3-2006 08:22 PM 发表
就是咯！ 或者是你有什么资料或读物之类的？？

有的， 要找一找。

暂时先
http://www.google.com/search?hl=en&q=pcb+impedance+control

cwtan21

哇！2.4Ghz！还没画过。上网找找吧！

tjtan81

为什么 track 需要细呢？？

pic

原帖由 tjtan81 于 31-3-2006 09:29 AM 发表
为什么 track 需要细呢？？

电抗最低， 但不好的是电阻会高。

tjtan81

明白明白， 谢谢。。。

chiu_yan

原帖由 pic 于 31-3-2006 09:33 AM 发表

电抗最低， 但不好的是电阻会高。

不好意思，电抗英文叫什么??

ychenfei

impeadance

pic

原帖由 chiu_yan 于 13-4-2006 11:56 PM 发表

不好意思，电抗英文叫什么??

电抗指的是：
Xc-容抗（电容），  XL-感抗（电感，coil）

son_of_sun

我是PCB初学者。现在想要设计一个可以防high frequencies noise的PCB。这是我参考某论坛而设计的PCB，觉得有点怪怪的。请各位大大给点意见。好像是平常的电路连接都拉得比较粗。请问这样的设计会有什么风险。谢谢。。。


[ 本帖最后由 son_of_sun 于 31-12-2008 03:29 AM 编辑 ]

chan1314

在第几层？ top layer会收到很多noice. 变成antenna. 拉大面积， 是为了减低impedance.如果有ground layer, 也会增加capacitance.

son_of_sun

我只是做单面PCB，那时bottom layer。如果我只专画ground plane，那么noise会否减少呢？谢谢

son_of_sun

如果我做双面板，top layer 我完全拿来做ground plane,请问noise是否会续减少呢？谢谢。。。

chan1314

有ground plane, 就有capacitance.
track 太长， 你要考虑characteristic impedance 这个东西。
track 不要太长， 不然变antenna. 2.4G 的signal track, 有几短用几短。 current loop 短。 如果太长就加bypass cap.
如果需要，加decoupling(bypass) cap 给你所有的东西， 如Vcc, 或 IO, 因为IO 接cable 也会变antenna (如果没有shield) , IO connector 不要放在你 high freq 的component 中间。  
如果你的circuit 有多block, 那么block 与block 之间的连接， 可以加filter. 高impedance 间加一个 10k resistor , 减少reflection. 低impedance 加 series induc shunt cap 做filter. 中等1~10k impedance 加 series resistor, shunt cap.

high freq 有比较多东西考虑，要考虑零件的 srf,self resonance freq, 那些 parasitic cap, inductance 等。 要有就是你的 PCB 的dielectric constant. characteristic impedance.

人在槟岛

我用Agilent ADS 2008 和 Ansoft HSFF, impedance control 是不是关系到 Impedance matching?  如果是matching, 我用以商EDA 里面的 smith chart 来做matching.

chan1314

那么做了matching, 有什么改变？
track 长度改变？多一些track 出来？ 还是要加cap 和inductor ?

人在槟岛

原帖由 chan1314 于 19-3-2009 11:09 AM 发表
那么做了matching, 有什么改变？
track 长度改变？多一些track 出来？ 还是要加cap 和inductor ?

我在EDA 用simulation control>>>S-parameter 里面的>>>smith Chart的。  当我的design simulate 了后，达到符合要求的design spec 后， 我在design 的前后用smith chart 来tune. EDA 的mathcing 会限定一个范围来让我们做small signal circuit. small signel circuit 用 EDA 里面的 Smith Chart Series Shunt LC lump component configuration 来定位的。

人在槟岛

原帖由 chan1314 于 19-3-2009 11:09 AM 发表
那么做了matching, 有什么改变？
track 长度改变？多一些track 出来？ 还是要加cap 和inductor ?

至于track 的问题， 我是在拿到small signal circuit 后， 在convert  to layout 后那里选用Tline_Microstrip, 再选microstrip substrate, EDA 里的track 长度用M-line 来配合。。。比如。。距离用两个，三个M-line....。